14th October 2013

MIPS 『Warrior』 第一弾P-class CPUコアをイマジネーションが公開

他社製品より30パーセント小さい領域で、業界をリードする32bit性能と共に128bit SIMDとハードウェア仮想化を実現


20131014日、 英国ロンドン - マルチメディア、 プロセッサ、 通信、 クラウドテクノロジーで業界をリードするイマジネーションテクノロジーズ (IMG.L)は、 パフォーマンスMIPS CPU IPコアの大きな進歩を象徴するMIPS Series5で初めてとなる「Warrior P-class」CPUを発表しました。 新しいMIPS P5600コアは、 業界をリードする32bit性能と低消費電力を提供し、 同等のCPUコアに比べて最大で30パーセント小さいエリアサイズトで実装することができます。 これにより、 モバイル、 家電、 組込み用と広範囲のアプリケーションにとって理想的なソリューションとなっています。

MIPS P5600は、 現在の最先端プロセッサの主要機能を実装しています。 これには、 複数のセキュリティコンテキスト、 巨大なアドレス空間、 先進的なSIMD処理のサポートがあります。

· DSP、 画像処理、 マルチメディアなど、 データの並行処理で要求されるハイパフォーマンス用に設計されたフル128bit SIMD処理

· シンプル、 フレキシブルな完全ハードウェア仮想化

· 最新のメディア配信の要件を満たす次世代のセキュリティ

· ハイパフォーマンスのキャッシュコヒーレンシを最大6コア/クラスタでサポート

· 先進的なアドレッシング機能

o EVA(Enhanced Virtual Addressing )により、 仮想アドレス空間をより柔軟に取扱い、 大きいエリアサイズが要求されるLinuxの実装用メモリをより容易に効率よく使用可能

o XPA(Extended Physical Addressing )により、 32bitシステムが物理メモリ制限を超えて、 1テラバイト(40bit)までの使用が可能

新たなMIPS Series5世代にとっての初の第一歩から、 今後12か月間に渡り、 MIPS 「Warrior」CPUファミリは拡張を続け、 64bitと32bitのクラス最高性を提供する製品群の魅力的なポートフォリオを構成し32bitから64bitソリューションへのシームレスなマイグレーションを可能にする、 他に類をみないMIPSアーキテクチャの特徴が活かされます。

Tom R.
Halfhill氏(Microprocessor Reportのsenior analyst, The Linley Group)は次のように述べています。 「MIPS Technologies社買収後に初めてとなる新しいMIPSコアの発表にありましたように、 MIPS P5600はイマジネーションテクノロジーズが歴史あるMIPSアーキテクチャを進化させていることを表わしています。 MIPS P5600はMIPS SIMDアーキテクチャや仮想化のような重要な機能を含む、 MIPS Release 5 ISAを実装した、 初めてのMIPSコアとなります。 これからの一年 の間に製品化される残りのMIPS Warriorファミリを見るのを楽しみにしています。 」

イマジネーションはP5600により、 小さなシリコン領域上で高いパフォーマンスと優れた低消費電力のバランスを目標とした、 広範な製品に適したCPUを提供します。 P5600は1クラスタあたり6コアのマルチコア構成に対応し、 SoCのシステムパフォーマンスを最大化するために高性能なキャッシュコヒーレンシ、 ハードウェア仮想化、 128bit SIMDなど、 いくつものマイクロアーキテクチャ最適化を実装しています。 P5600は次世代のモバイルフォンやタブレット、 さらに、 セットトップボックス、 DTV、 マルチルームマルチチャンネルオーディオシステム、 家庭およびオフィス用のネットワークとマイクロサーバ等の消費者向けネットワーク製品を対象としたSoCに適しています。

イマジネーションのTony King Smith氏(EVP、 マーケティング)次のように述べています。 「このMIPS 『Warrior』
P-classにおける最初の CPUを発表できたことを誇りに思います。 これは単に、 またひとつCPU IPコアが市場に登場したということではなく、 より大きな始まりを意味します。 つまり、 CPU
IPコアの今後を永続的に変えてしまう次世代CPUファミリの出荷の始まりです。 エントリーレベルからハイエンドまでのアプリケーションに対応するMIPS Series5製品の発表を続けることで、 市場の他の選択肢を超える水準のパフォーマンス、 効率、 機能性を提供します。 今後、 多くの『Warrior』が出陣していきます!」

MIPS P5600の主な指標:

· 3.5DMIPS/MHzで5 CoreMark/MHzを超える業界最先端のハイエンドCPU IPパフォーマンスを達成*

· SPECint2000、 Linpack、 Javascript/Browserテストを含む広範囲なシステム固有のベンチマークで1.2倍から2倍のパフォーマンスを改善し、 MemCopyライブラリのような幅広く使われているルーチンで2倍から3倍の高いデータ移動を実現

· 競合IPコアと比較して最大30パーセント小さいエリアサイズ**

· 1GHzから2GHz超までの帯域で、 広範なパフォーマンス、 消費電力、 省スペース実装が可能***

ハードウェア仮想化:システム信頼性、 スケーラビリティ、 ロバスト性P5600コアは高度に最適化されたハードウェア仮想化を実装した初めてのMIPS CPU IPコアで、 これは2012年12月に発表されたMIPS r5アーキテクチャで定義されたものです。 業界では仮想化技術をすでに複数のセキュアで独立したOSが稼働するサーバ、 自動車、 その他製品用のアプリケーションで使用しています。 イマジネーションはこのコンセプトを次のレベルに推し進め、 ロバスト性やマルチセキュリティコンテキストへのサポートが要求されるアプリケーションが増えていく中で、 仮想化を基盤技術としています。 P5600から始まり、 MIPS Series5 IPコアはエントリーレベルからハイエンドまでのハードウェア仮想化に対応し、 MIPS Series5の製品群におけるシンプルでフレキシブル、 完全な仮想化を実現します。

次世代セキュリティ最新のメディア配信で要求されるネットワーク接続の世界では、 セキュリティのニーズに対しての過去の方法論が役に立たなくなってしまいました。 P5600コアは複数のセキュリティコンテキストをサポートするために最適化されており、 イマジネーションやエコシステムパートナーの技術をモバイル、 ネットワーク接続商品、 IoTなどの分野向けに適応させています。 このプラットフォームは、 セキュアなコンテンツ配信、 セキュアな支払い、 個人情報保護や複数のアプリケーション、 コンテンツを横断的にサポートする様スケーリングできます。

128bit SIMD:より高度なデータパラレルシステムパフォーマンスP5600は128bit SIMDをフルサポートした初めてのMIPS CPUコアです。 P5600はオーディオコーデック、 画像処理、 DSP、 ローレベルでシンプルな2Dグラフィックスやその他のメディアリッチな並行データ処理アプリケーションのSIMD処理を効率的に使用でき、 広い範囲で最高のパフォーマンスを提供します。 P5600で使用しているSIMDエンジンは、 8bit 整数からネイティブ倍精度浮動小数点操作まで広範なデータタイプに対応しています。

MIPS SIMDアーキテクチャは、 32の128bit アーキテクチャレジスタから始まり、 本来のRISC思想に沿っています。 インストラクションは、 既存コードの改良と同様に新しいコードを迅速でシンプルに生成できるよう、 CやOpenCLなどの高級プログラミング言語に容易に対応できます。 ハードウェア効率が高く、 P5600におけるコンパイラフレンドリーなSIMDの実装は、 業界動向に沿って、 JITなどのダイナミックコンパイラを使用したコードポータビリティに完全に準拠しています。

隅々まで行き届いた広範な最適化イマジネーションはP5600で、 前世代までのMIPSコアと比べて様々なパフォーマンス改善を実装しました。 これには、 データパスやバスの拡張、 L2キャッシュプリフェッチの増大、 ロード/ストアのボンディングの拡張、 JITやブラウザアプリケーション用の最適化の実装が含まれます。

さらに、 P5600はEVA(Enhanced Virtual Address )とXPA(Extended Physical Address)機能を実装し、 次世代製品へのスケーラビリティを確保しました。 EVAにより、 P5600内の仮想メモリ空間を効率的に使用できるようにし、 LinuxにおいてHIGHMEMのサポートなしで、 ユーザとカーネル空間から3GB以上のメモリ空間へのアクセスを可能にしています。 また、 XPAによりP5600の物理メモリアドレッシングを1テラバイトまで拡張できます。 ハードウェアとの組み合わせで、 EVAとXPAは、 32bit CPUと比べてP5600の使い勝手を大きく向上させています。

MIPS:究極の64/32bit アーキテクチャMIPSアーキテクチャは、 Series5 Warrior CPUの製品間でのバイナリ互換を可能にしており、 エントリーレベルのマイクロコントローラ用CPUからハイエンドの高パフォーマンスなネットワークシステムまで、 優れたパフォーマンスと電力効率を提供しています。 MIPS Series5コアはすべての32bitと64bitコードの実行で共通データパスを使用していて、 どの「Warrior」 CPU向けの32bit バイナリも変更なしで任意の64bit 「Warrior」 CPUで実行できる様にしています。 MIPS Series5 64bit CPUは、 従来の32bit アプリケーションを実行するために個別のデータパスを必要としないため、 64bitに移行する際のシリコン領域と消費電力を削減できます。

MIPSがもつ真のインストラクションセットの互換性を補完するものとして、 「Warrior」CPU間で整合性のある総合ツールチェーンがあります。 これにより迅速で容易な開発とデバッグが可能になります。 イマジネーションはツールチェーン開発における広範なプログラムを推進しており、 最新技術のgccや専用コンパイラ、 さらに広く普及しているイマジネーション製Codescapeデバッガへの大幅な拡張などを行っています。 これによりすべての開発者の環境で使用できるツールチェーンの選択肢があるだけでなく、 異種デバッグへのサポートを向上させています。

ライセンスPS5600はこの四半期からライセンスを提供します。 MIPS IPコアをPowerVRグラフィックスやビデオ、 Ensigma無線通信、 FlowCloud IPなどを含むイマジネーションのIPコアのポートフォリオと組み合わせることで、 イマジネーションのお客様はネットワーク接続されるSoCへの完全なソリューションを活用できます。

Linley Tech
Processor Conference
でのプレゼンテーションイマジネーションのMark Throndson氏(processor technology marketing、 director)は、 カリフォルニア州サンタクララで開催される2013 Linley Tech Processor ConferenceでMIPS P5600 CPUファミリの技術の詳細についてプレゼンテーションを行います。 Throndson氏のプレゼンテーション、 「Enter the Warrior(Warriorの出陣)」は、 10月17日木曜日、 午前10時55分(太平洋標準時刻)に行われます。 詳細情報や登録方法については、 www.linleygroup.comでご覧ください。

MIPSプロセッサについてイマジネーションのMIPSファミリは、 超低消費電力、 コンパクトなシリコンサイズおよび高度な実装が要求される製品に最適のプロセッサです。 MIPSプロセッサIPコアとアーキテクチャは、 最先端の用途やネットワーク処理プラットフォーム向けに極小の32bitマイクロコントローラから32bitや64bitのマルチコアソリューションまで揃えています。

30年以上にわたる資産継承と継続的な技術革新により培われたイマジネーションのMIPSアーキテクチャは、 業界最高レベルの効率的なRISCプロセッサであり、 所定のシリコンサイズにおいて、 他の追随を許さないパフォーマンスと低消費電力を実現します。 SoC設計者はこの優れた効率性を大幅なコストダウンと電力の低減に利用することや、 電力や発熱、 シリコンサイズを維持しながら追加コアの実装により性能向上に活用することもできます。

MIPS Series5 「Warrior」ファミリを構成するCPU IPコアは、 パフォーマンスと機能において3つのクラスがあります。

· 「Warrior
M-class」:好評のmicroAptivファミリから進化した、 組込みやマイクロコントローラ用途のエントリーレベルのMIPS コア

· 「Warrior
I-class」:高効率なinterAptivファミリから受け継いだミッドレンジの多機能MIPS CPU

· 「Warrior
P-class」:受賞歴を誇るproAptivファミリをベースに、 ハイパフォーマンスのMIPSプロセッサ

注記* パフォーマンスの測定値は、 初期のP5600コアRTLやgcc 4.9.0コンパイラを使用しているproApticコアに基づいています。 比較はARM、 EEMBC
CoreMarkのウェブサイトからのCoreMarkスコア、 さらにインターネット上の資料に基づいています。

** 比較は、 Samsung製Exynos 5 OctaについてのISSCCでのプレゼンテーションで使われた公的情報に基づいています。

*** TSMC 28nmプロセス

イマジネーションテクノロジーズについてマルチメディア、 プロセッサ、 通信、 クラウドテクノロジーにおける世界的な先端企業であるイマジネーションテクノロジーズは、 グラフィックス、 ビデオ、 画像処理、 組込みCPU、 マルチスタンダード通信、 プラットフォーム間共通のV.VoIPおよびVoLTE、 クラウド技術など市場をリードするプロセッサソリューションの開発とライセンス供与を行っています。 このシステムオンチップ(SoC)向けシリコンIPソリューションは、 ソフトウェア、 開発ツール、 エコシステムによってサポートされています。 ターゲット市場としては、 携帯電話、 ネットワーク家電、 モバイルコンピューティング、 カーエレクトロニクス、 通信、 医療、 スマートエネルギー、 ネットワークセンサーなどが挙げられます。 イマジネーションのライセンス先は、 各国の主要な半導体企業、 ネットワーク事業者、 OEM/ODM企業などです。 イマジネーションテクノロジーズの本社は英国にあり、 世界各国に販売拠点と研究開発拠点を置いています。 詳しくは
www.imgtec.comをご覧ください。

イマジネーションをTwitterYouTubeLinkedInRSSFacebookブログでフォローできます。

イマジネーション・テクノロジーのプレス担当者:

英国: David Harold               david.harold@imgtec.com           +44
(0)1923 260 511

米国: Jen Bernier-Santarini  jen.bernier@imgtec.com +1 408-530-5178


All Press Releases